ispLSI 5000VE系列系统内可编程高密度逻辑器件是基于32个注册macrocell的通用逻辑块(glb)和一个连接glb的全局路由池(GRP)结构。

　　glb的输出驱动glb之间的全局路由池(Global Routing Pool, GRP)。提供交换资源pro以允许全局路由池中的信号驱动设备中的任何或所有glb。这种机制允许在整个设备上快速、高效地连接。

　　每个GLB包含32个宏单元格和一个完全填充的可编程与阵列，具有160个逻辑产品项和三个额外的控制产品项。GLB有68个来自全局路由池的输入，每个产品项都有真值和补值两种形式。

　　160个产品术语分为32组，每组5个，并发送到产品术语共享数组(PTSA)中，该数组允许为单个功能共享最多35个产品术语。另外，PTSA可以通过通过五个或更少产品条款的功能。三个额外的产品术语用于共享控件:reset、clock、clock enable和output enable。

特性：

•第二代超宽高密度系统内可编程逻辑器件

- 3.3V电源

—用户可选3.3V/2.5V I/O

- 24000个PLD gate / 512个macrocell

—最多256个I/O引脚

- 512个寄存器

—高速全球互联

- SuperWIDE通用逻辑块(32 Macrocells)，实现最佳性能

-超宽输入门控(68个输入)，用于快速计数器，状态机，地址解码器等。

- PCB高效球栅阵列(BGA)封装选项

-与标准5V TTL设备的接口

•高性能e2 cmos®技术

—fmax = 155mhz最大工作频率

- tpd = 6.5 ns传播延迟

- TTL/3.3V/2.5V兼容输入阈值和输出电平

-可电擦除和可重新编程

——非易失性

-可编程速度/电源逻辑路径优化

•系统内可编程

-提高生产产量，缩短产品进入市场的时间，提高产品质量

-重新编程焊接设备，以加快调试

•100% ieee 1149.1边界扫描可测试和3.3v系统可编程

•架构特点

-增强引脚锁定架构，具有单个级全局路由池和超宽glb

-每个Macrocell最多支持35个产品术语

Macrocells支持并发组合和注册函数

- Macrocell寄存器具有多个控制选项，包括设置，重置和时钟启用

-四个专用时钟输入引脚加上Macrocell产品术语时钟

-可编程I/O支持可编程总线保持，上拉，开漏和转换率选项

-四个全局产品周期输出启用，两个全局OE引脚和每个Macrocell一个产品周期OE。

Product Technical Specifications